BEST AVAILABLE COPY

Family list
1 family member for:
JP11326951
Derived from 1 application.

PRODUCTION OF ELECTROOPTICAL DEVICE AND ELECTROOPTICAL DEVICE
Publication info: JP11326951 A - 1999-11-26

Data supplied from the esp@cenet database - Worldwide

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

06385305 **Image available**
PRODUCTION OF ELECTROOPTICAL DEVICE AND ELECTROOPTICAL DEVICE

PUB. NO.: 11-326951 [JP 11326951 A]
PUBLISHED: November 26, 1999 (19991126)

INVENTOR(s): MATSUEDA YOJIRO
APPLICANT(s): SEIKO EPSON CORP
APPL NO.: 10-138906 [JP 98138906]
FILED: May 20, 1998 (19980520)

INTL CLASS: G02F-001/136; G02F-001/1345

ABSTRACT

PROBLEM TO BE SOLVED: To produce an electrooptical device incorporated with a driving circuit by using a stepper by performing projection exposure so that plural picture element parts may have a prescribed pitch in a first direction and plural first- direction driving circuit cells may have a second pitch smaller than the first pitch with respect to each block area.

SOLUTION: At the time of reduction projection exposure for each block area, exposure is so performed that plural driver circuit cells provided for respective signal lines through a glass mask 330 may have a prescribed pitch smaller than the picture element pitch in the X direction with respect to a signal line driving circuit. With respect to a scanning line driving circuit, exposure is so performed that plural driver circuit cells provided for respective signal lines through the glass mask 330 may have a prescribed pitch smaller than the picture element pitch in the Y direction.

At each time of completion of exposure in one block area, step movement is performed by a stepper 300, and a mother substrate 100 is moved relatively to a light source 310 for exposure to repeatedly expose another block area to light.

COPYRIGHT: (C)1999,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-326951

(43)公開日 平成11年(1999)11月26日

(51) IntCL*

識別配号

G02F 1/196 1/1945 500

FI

G02F 1/138

5.00

1/1345

審査請求 未請求 請求項の数13 OL (全 13 頁)

(21)出願番号

特顯平10-138908

(22)出顧日

平成10年(1998) 5月20日

(71)出題人 000002369

セイコーエフソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 松枝 洋二郎

長野県諏訪市大和8丁目3番6号 セイコ

ーエプソン株式会社内


(74)代理人 弁理士 鈴木 客三郎 (外2名)

(54) 【発明の名称】 電気光学装置の製造方法及び電気光学装置

(57)【要約】

【課題】 ステッパーを用いて大型且つ高詳細のドライ パ内蔵型のアクティブマトリクス駆動方式の液晶パネル 等の電気光学装置を製造する。

【解決手段】 投影露光工程では、フォトレジストが強布された領域を複数分割してなる所定プロック領域毎に、複数のドライバ回路セルが画素ピッチよりも小さいピッチを持つように所定パターンのマスクを介して縮小又は等倍の投影露光する。一のプロック領域を露光した後に他のプロック領域を露光すべく基板を順次移動させる。



【特許請求の範囲】

【請求項1》 基板上に、第1方向及び該第1方向に交わる第2方向にマトリクス状に配列されている複数の函素部と、該複数の画案部の前記第2方向の配列に対応して前記画素部の周囲に夫々設けられており前記複数の図素部を駆動するための複数の第1方向駆動回路セルとを備えた電気光学装置を製造する電気光学装置の製造方法であって、

前記基板上にパターニングされる薄膜を形成する薄膜形成工圏と、

該薄膜上にフォトレジストを形成するフォトレジスト形成工程と、

阪フォトレジストが塗布された領域を少なくとも前記録 1方向に複数分割してなる所定プロック領域毎に、前径 複数の画素部が前記第1方向に所定第1ピッチを持つよ うに且つ前記複数の第1方向駆動回路セルが前記第1方 向に前記所定第1ピッチよりも小さい所定第2ピッチを 持つように所定パターンのマスクを介して露光用光源に より投影感光する投影感光工程と、

該投影露光工程により一のプロック領域を国立した①に 他のプロック領域を露光すべく前記基板を前記露光用洗 源に対して相対的に順次移動させる移動工程と、

該露光されたフォトレジストを用いて前記薄膜をパター

ニングすることにより前記複数の画素部及び前記複数の 第1方向駆動回路セルを夫々構成する複数の素子を少な くとも部分的に形成する案子形成工程とを含むことを영 徴とする電気光学装置の製造方数。

【請求項2】 前記電気光学装置は、前記案子に接続される配線を更に仰えて紛り

前記投影露光工程及び移動工程において、前記配線が沿 隣接するブロック領域の境界を跨ぐ継目部分を含むよう に函光及び移動し、

前記案子形成工程において、前記継目部分を含む前記② 線を更に形成することを特徴とする請求項1に記載の○ 気光学装置の製造方途。

【請求項3】 前記露光工程及び移動工程において、簿記境界に前記案子を形成しないように露光及び移動することを特徴とする請求項2に記載の電気光学装置の製造方態。

『請求項4』 前記投影 総光工程及び移動工程において、前記継目部分を、前記配線のうち前記継目部分を除く部分よりも前記境界に沿った方向に幅広に形成するように露光及び移動することを特徴とする請求項2又は3に記域の電気光学装置の製造方法。

【請求項5】 前記電気光学装置は、前記基板上に、協 記複数の画素部の前記第1方向の配列に対応して前記 回表示領域の周囲に夫々設けられており前記複数の画景 部を駆動するための複数の第2方向駆動回路セルを更に 億丈ており、

前記投影露光工程において、前記フォトレジストが形成

された領域を前記前記第2方向にも複数分割してなる所定プロック領域毎に、前記複数の画案部が前記第2方向に所定第3ピッチを持つように且つ前記複数の第2方向駆動回路セルが前記第2方向に前記所定第3ピッチよりも小さい所定第4ピッチを持つように極光することを受徴とする請求項1から4のいずれか一項に記憶の退気定学装置の製造方態。

【請求項6】 前記投影感光工程及び移動工程に添いて、前記画面表示領域内外の競場に、前記複数の画記念と前記複数の第1方向駆動回路をルとを相互に夫々接急する複数の配線を含む配魚ピッチ変換部を形成するように解光及び移動し、

前記案子形成工程において、前記配照ピッチ変換部を豆に形成することを特徴とする記求項1から5のいで加か 一項に記憶の電気光学装配の製造方法。

【請求項7】 前記投影図光工選により、縮小投影なたは等倍投影されてなることを特質とする節求項1から6のいずれか一項に記録の包気光学装員の製造方法。

【請求項8】 前記基板がマジー基級上に複数形成されて必り、

前記投影露光工程及び移動工器において、前記基額の各々を識別するための識別パターンを前記基額の各々にび成するように展光及び移動し、

前記素子形成工程において、前配商圏ペターンを又には 成することを特徴とする節項項1から7のいずれか一項 に記域の電気光学装置の製造方態。

【請求項9】 前記案子形成工型において、前径意子として薄取トランジスタを形成することを特益とする句文項1から8のいずれか一項に配金の図気送学装配の図り方法。

【請求項10】 請求項1から9のいずれか一項に促公の電気光学装置の製造方法により製造されることを特定とする国気光学装置。

『請求項11』 前記複数の画家部は画意スイッテング 用の薄膜トランジスタと画家は紅色を矢々含み、前記的板上には前記複数の第1方向原動回路をルから信号憩□ 動用のドライバ回路が招配されていることを特員とする 請求項10に配強の包含文学強□。

【請求項12】 前記額弦の貸1方向應動回路を心は、SC-DAC (Svitched Committer - Digital to Amalog Converter) 回路を夹々含み、外級から入力されるデジタル画像信号を該SC-DACによりアナログ画包貸号に変換して前記複数の画頭部に供給することを特定とする請求項10里成11に配貸の貸気光学設置。

【請求項13】 前記第1方向恩団回路をル位、前型宣面表示領域の対向する二辺に兵々沿って前記画面最示 はの周囲に設けれられており、位二辺の一方の周囲には、前記複数の画素部の前記第2方向の配列のうち命以番目の配列に対応する前記第1方向恩団回路をルが設けられており、前記二辺の他方の周圏には、前記複数のご

素部の前記第2方向の配列のうち偶数番目の配列に対応する前記第1方向駆動回路セルが設けられていることを特徴とする請求項10から12のいずれか一項に記載の電気光学装行。

【発明の詳細な説明》

[OOO1]

【発明の属する技術分野】本発明は、液晶パネル等の口気光学装置を製造する製造方法及び該電気光学装置の数術分野に属し、特に、投影解光装匠(以下、適宜。ステッパー。と称す)を用いて大型且つ高詳細なドライバ内蔵型(画素部とドライバ回路とが同一基板に作り込まれている)のアクティブマトリクス駆動方式の液晶パネル等の電気光学装置を製造するのに好適な電気光学装置の製造方法の技術分野及びこのように製造される電気光学装置の技術分野に買する。

[0002]

【従来の技術】大規模集積回路(LSI)等の半導体接置を製造する方法の技術分野では、一枚の大型ウエーハ上に同一構成の半導体装置をマトリクス状に多数製造する技術が一般的である。この製造中に、半導体膜、金瓜膜等の各種薄膜をパターニングするためにフォトレジストをマスクを介して露光する露光工程が行われるが、大量生産の際には、微細化及び量産に適した縮小投影感光が通常行われる。即ち、ステッパーと呼ばれる縮小投影。然光装置により、拡大寸法のマスク(レチクル)の縮小像をウエーハ上に投影結殺し、1チップ~数チップ分の露光を同時に行い、ウエーハをステップ移動しながち、この露光を繰り返して行うことによりウエーハ全面を貸入する。

〖0003〗従来、多数の薄膜トランジスタ(以下、凸 宜 "TFT"と称す)を含んで構成されるドライバ内意 型のTFTアクティブマトリクス駆動方式の液凸パネル 等の電気光学装置を製造する場合にも、液晶パネル口が 対角1インチ程度の小型なものであれば、上述の半導体 装置を製造する場合と同様に、 ステッパーによる1回の **露光によりマザー基板上において1個以上の液晶パネル** 等を構成することになる基板部分を同時に露光できる。 従って、半導体装置の場合と同様に微細化を図ることが でき、また、1枚の大型のマザー基板から複数の液晶パ ネル等の大量生産を効率 良く行うこともできる。この🖰 合には特に、ドライバ部を榕成する各駆動回路セル(脚 ち、駆動回路における信号線を駆動する一単位)に至る 配線長さや画面表示領域の各画素部に至る配線長さの登 により、各駆動回路セルから出力される駆動電圧の差が 発生しないように、更に画面表示領域の周囲の狭い領燈 にドライバ部がコンパク トに収まるように、画面表示録 域における画案ピッチと ドライバ部における駆動回路を ルのピッチとは同一とされる。そして、画面表示領域に 配列された複数の信号線各々の一端には、該信号線を匹 動するための駆動回路セルが規則正しく接続される。

【0004】このようなステッパーによる投影感光は、 投影するために、余り大きな領域を同時に露光する目的 には適さない。即ち、同時に露光する領域を大きくする に連れて、露光のスループットが低下し、露光領域内の 各点における結像状態や位配合わせも困難となり、原発 精度も低下してしまう。このため、実践上は例えば対分 10インチ程度の大型の基板上に画家部とドライバ回路 とを有する液晶パネル等を製造する際にステッパーを周 いることはない。

【0005】他方で、ステッパーを用いた一技俗とし て、大型回路を製造する場合には、1回の風光で大型図 路となる領域の一部のみを国立し、複数回の国立により 一つの大型回路となる全領域を函光する技術がある。こ の技術では特に、別々に函説される領域間の境界(以 "露光境界"と称す)において、配線や選子等がす 断されないように配放する必軽がある。このため函数以 界では、両方の露光領域を口ねる(脚ら、2重回定す る) ことにより、配線や京子等の総目部分を形成すると うにしている。なお、このような大型回路の場合には囗 小投影だけでなく、等倍投びも関いられることが珍い。 『0006』従って、この技術を利用して液凸パネルで 製造する場合にも、当該液凸パネルが大型でひってもド ライバ内蔵型でなければ、上途のステッパーを用いた欲 術により、配線等について色いデザインルールの下で、 多くの継目部分を含むようにしつつ当該液凸パネルを回 造できる。即ち、液晶パネルの基板上に複雑な容子企會 む周辺回路(ドライバ部)を形成する必要が無いため、 雄目部分が多少存在しても食いなデデインルールが回く ても、後に外付けドライバ回路をTAB(テープ・オー トメイテッド・ポンディング)はにより接続すれば、ス テッパーを用いて実践上問題の少ない大型の液凸パネル を観察で合み。

[0007]

【発明が解決しようとする概念】 しかしなぶら、ドライ バ内蔵型の液晶パネル等の包気光学装配の鉛合に成、凸 板上における画面表示領域の周囲に複雑な回路京子企び 数含んで構成されるドライバ都を形成する必受があるた め、液晶パネルを大型化すると、前途のステッパーを周 いての製造が困憊となってし食う。 けだし、ステッペー を用いた1回の露光により、大型の液凸パネル企1つ〇 成する基板部分に対応する領域全体を国党で企ないた。 め、前述の如き継目部分が複弦存在せざる負えない。路、 このような維目部分を含むように、多磁の複雑な駆逐圏 路を構成することは実験上因質だからである。気に、ア ナログ信号を扱うTFT、綏靖、容旦等の回路以子企合 む比較的複雑な駆動回路を作成する場合、應目部分にお ける薄膜部分のバラツキがこれらの回路京子の特性のパ ラッキとなるため、欧文マ、このような大忍のドライバ 内蔵型の液晶パネルを単位にステッパーを照いて製造す れば、極めて性能の不安定な成とは信頃性に欠けるらの

となってしまうという問題点がある。

【0008】他方で、ステッパーを使用することなく、大型のドライバ内蔵型の液晶パネル等をアライナー等を使用して1回の露光により製造する場合には、例えば、数μm程度が微細化の実践的な意味での限界となってしまい、ステッパーを用いて比較的低コストで実現可能な1μm程度或いはそれ以下の微細化を行うことができない。従って、TFT等の案子や配線などの微細化により、案子の高速化、配線の低容量化、低消費電力化、高解像度化、装置全体の小型薄型化などを図ることができないという問題点がある。

【0009】本発明は上途した問題点に鑑みなされたものであり、駆動回路を内蔵すると共に高性能且つ大型の電気光学装置をステッパーを使用して製造可能である○ 気光学装置の製造方法及びこの方法により製造される○ 気光学装置を提供することを課題とする。

[0010]

【課題を解決するための手段】本発明の電気光学装置の 製造方法は上記課題を解決するために、基板上に、第1 方向及び該第1方向に交わる第2方向にマトリクス状に 配列されてなる複数の画案部と、該複数の画案部の前径 第2方向の配列に対応して前記画案不の周囲に夫々設け られており前記複数の画案部を駆動するための複数の領 1 方向駆動回路セルとを備えた電気光学装置を製造する 電気光学装置の製造方法であって、前記基板上にパター ニングされる薄膜を形成する薄膜形成工程と、該薄膜上 にフォトレジストを形成するフォトレジスト形成工図 ... と、眩フォトレジストが形成された領域を少なくとも領 記第1方向に複数分割してなる所定プロック領域毎に、 前記複数の画素部が前記第1方向に所定第1ピッチを榜 つように且つ前記複数の第1方向駆動回路セルが前記第 1方向に前記所定第1ピッチよりも小さい所定第2ピッ チを持つように所定パターンのマスクを介して露光用党 源により投影露光する投影感光工程と、該投影露光工圏 により一のブロック領域を露光した後に他のブロック図 域を露光すべく前記基板を前記露光用光源に対して相対 的に順次移動させる移動工程と、該露光されたフォトレ ジストを用いて前記薄膜をパターニングすることにより 前記複数の画素部及び前配複数の第1方向駆動回路セル を夫々将成する複数の案子を少なくとも部分的に形成す る案子形成工程とを含むことを特徴とする。

【0011】上記本発明によれば、先ず、薄膜形成工窓において、基板上にパターニングされる薄膜が形成され、フォトレジスト形成工程において、該薄膜上にフォトレジストが形成される。ここで、投影露光工程においては、露光領域は、少なくとも第1方向に複数分割されてなる所定プロック領域に予め分割される。そして、このプロック領域毎に、複数の画案部が第1方向に所定第1ピッチを持つように且一複数の第1方向駆動回路之ルが第1方向に所定第1ピッチよりも小さい所定第2ピッ

チを持つように、所定パターンのマスクを介して函光開 光源による投影露光が行われる。ここで、投影感光工団 により一のブロック領域が函光される度に、移動工選に より、露光用光源に対して基板が相対的に順次移動さ れ、他のブロック領域が繰り返し図光される。そして、 素子形成工程において、エッチング等により、函光され たフォトレジストを用いて邦原がパターニングされ、行 数の画素部及び複数の第1方向駆動回路セルを夫々組織 する複数の案子は、少なくとも部分的に形成される。

【0012】従って、複数の第1方向駆動回路をルは、各ブロック領域において画頭ピッチたる第1ピッチよりも小さい第2ピッチで形成されるため、各ブロック領域の境界付近には、第1方向駆動回路セルを形成しない口域が発生することになる。このため、第1方向駆動回路セルを構成するTFT、容量、抵抗器等の回路頭子管、ブロック領域の境界、即ち函光境界を跨るように形成する必要が無くなり、これらの回路頭子に越目部分を含なせないで済む。この結及、越目部分における薄膜部分のバラツキがこれらの回路頭子の特性のバラツキとなって現われる事態を未然に防止で食、性能が安定しており町類性の高い第1方向駆動回路セルを形成でなる。

【0013】これに加えて、プロック領域毎に配注を行うので、例えば、対角10インチやそれ以上の大型の○ 気光学装置であっても、ステッパーを用いて当該投影○ 光を行うことが可能となる。よって、TFT等の京子や 配線などの微細化により、京子の高遊化、配線の低容○ 化、低消費電力化、高解復配化、装置全体の小型容型化 などを図ることができる。

『0014』以上の結及、本発明によれば、ステッパー技術を利用して、複数の第1方向駆動回路をルから相応される駆動回路を内蔵すると共に高性能且つ大型の○○○○
光学装置を比較的効率良く且つ低コストで製造でである。

【0015】本発明の電気光学装置の製造方弦は、さらに、前記電気光学装置が、前記記子に接続される配置を 更に備えており、前記投影図光工器及び移動工器において、前記配線が相隣接するプロック領域の投昇を跨ぐご 目部分を含むように露光及び移動し、前記録子形成工器において、前記継目部分を含む前記配録を見に形成することを特証とする。

『0016』本発明のかかる協成によれば、相関記するプロック領域の境界を跨ぐ総目部分を含む田線が形成される。ここで、配線は基本的に国気信号を伝記するという単純機能を持つので、断心やリークさえなければ、○ 光境界に形成される継目部分における苅膜部分のパラツキによる抵抗や容量変化が問題となることは実用上心ピ又は全く無い。そして、この配心により、複位のブロック領域に跨る複数の駆動回路セル間や画案部間を包含的接続できるので、当該電気光学装配を一つの装配として概能させられる。

〖0017〗本発明の電気光学装配の設造方法位、さら

に、前記投影露光工程及び移動工程において、前記境界 に前記案子を形成しないように露光及び移動することを 特徴とする。

【0018】本発明のかかる構成によれば、相隣接するブロック領域の境界には、駆動回路セルや画案部を相處する素子は形成されない。このため、素子に維目部分を含ませないで済むので、維目部分における薄膜部分のバラツキがこれらの案子の特性のバラツキとなって現われる事態を確実に未然に防止できる。

【0019】本発明の電気光学装置の製造方法は、さちに、前記投影露光工程及び移動工程において、前記継目部分を、前記配線のうち前記継目部分を除く部分よりも前記境界に沿った方向に幅広に形成するように露光及び移動することを特徴とする。

【0020】本発明のかかる構成によれば、維目部分は、境界に沿った方向に幅広に形成される。従って、プロック領域に対する露光が境界に沿って多少ずれても、この幅広の継目部分の広さに応じて継目部分における①気的接続をとることができる。尚、前途のように風光〇界に直交する方向については、従来通りに、両方の母党領域を重ねる(即ち、2重國光する)ことにより、配急や案子等の継目部分を形成する。従って、ステッパーにおける露光位置精度が多少低くても、配線の電気的接定が良好にとれている限りは問題は生じないので、製造上有利である。

【0021】本発明の電気光学装置の製造方法は、さらに、前記複数の画案部の前記第1方向の配列に対応して前記画面表示領域の周囲に夫々設けられており、前記珍板上には前記複数の画案部を駆動するための複数の第2方向駆動回路セルを更に備えており、前記投影露光工程において、前記フォトレジストが形成された領域を前記前記第2方向にも複数分割してなる所定ブロック領域係に、前記複数の画案部が前記第2方向に所定第3ピッチを持つように且つ前記複数の第2方向駆動回路セルが協記第2方向に前記所定第3ピッチよりも小さい所定第4ピッチを持つように函光することを特徴とする。

【0022】本発明のかかる構成によれば、投影展先工程においては、露光領域は、第1方向に加えて第2方向にも複数分割されてなる所定プロック領域に予め分割される。そして、このプロック領域毎に、複数の画案部が第2方向に所定第3ピッチを持つように且つ複数の第2方向駆動回路セルが第2方向に所定第3ピッチよりも小さい所定第4ピッチを持つように、所定パターンのマスクを介して露光用光源による投影露光が行われる。

【0023】従って、複数の第2方向駆動回路セルは、各プロック領域において画露ピッチたる第3ピッチよりも小さい第4ピッチで形成されるため、各プロック領域の境界付近には、第2方向駆動回路セルを形成しない領域が発生することになる。このため、第2方向駆動回路セルを構成するTFT、容量、抵抗器等の回路案子に際

目部分を含ませないで済む。この結果、縦目部分に給ける薄膜部分のバラツキがこれらの回路案子の特性のバラツキとなって現われる事態を未然に防止でき、性能が変定しており信頼性の高い第2方向駆動回路セルを形成できる。

【0024】本発明の電気光学装匠の製造方法は、さらに、前記投影露光工程及び移動工程において、前配画面表示領域内外の境界に、前記複数の画案部と前記複数の第1方向駆動回路セルとを相互に交々接続する複数の区線を含む配線ピッチ変換部を形成するように函光及び診動し、前記素子形成工程において、前配配線ピッチ変急部を更に形成することを特徴とする。

【0025】本発明のかかる招成によれば、画面表示口域内外の境界に、複数の画案部と複様の第1方向駆動図路セルとを相互に夫々接続する複数の配線を含む配益ピッチ変換部が形成される。従って、画気ピッチと協1方向駆動回路セルのピッチとが相口なっていても、両着回の電気的接続を配線ピッチ変換部によりとることができる。

【0026】本発明の電気光学装配の製造方法は、さらに前記投影露光工程により、縮小投影をたは等倍投びされてなることを特徴とする本発明のかかる紹成によれば、所定のマスクに対応した縮小または等倍の投影を口突に行うことができる。

【0027】本発明の電気光学装置の製造方法は、さらに前記基板がマザー基板上に複数形成を加てなり、位置投影露光工程及び移動工程において、前記基板の合った 識別するための識別パターンを前記基板の合々に形成するように露光及び移喚し、前記録子形成工程において、前記識別パターンを更に形成することを特領とする。

【0028】本発明のかかる相成によれば、マザー登録上で複数の基板が順次属光されると終に、各々の基質には、職別パターンが形成されるので、一弦の大型のマダー基板を用いてステッパーにより当該は気光学装置を介登生産をする際に便利である。

【0029】本発明の電気
立学装
回の製造方

を
放い、
を
に
前記

京子形成
工程に

ないて、
前に

京子として

おこ

トラ

ンジスタを

形成

で

もことを

特賞

とする。

【0030】本発明のかかる紹成によれば、第1方向□動回路セルや画案部の第子として、韓国トランジスタが形成される。従って、基板上に同じ膜相成を有する韓国トランジスタを用いて駆動回路及び画案部を紹成できるので、製造上有利である。

【0031】本発明の電気光学装口は、上述の電気近常 装置の製造方法により製造されることを特別とする。

【0032】本発明のかかる紹成によれば、上途した本発明の製造方法により製造されるため、駆励回路を内口した電気光学装置において、大型化を翻りつつ性能を口めることが可能となる。

《0033》本発明の電気光学装配は、さらに前配額回

の画素部は画案スイッチング用の薄膜トランジスタを突々合み、前記基板上に前記複数の第1方向駆動回路セルから信号線駆動用のドライバ回路が構成されていることを特徴とする。

【0034】本発明のかかる協成によれば、信号線駆倒用の駆動回路を画素部と同一基板上に形成したアクティブマトリクス駆動方式の液晶装置において、大型化を磨りつつ性能を高めることが可能となる。

【0035】本発明の電気光学装置は、さらに、前記社 数の第1方向駆動回路セルは、SC-DAC(Switched Capacitor - Digital to Analog Converter:スイッチ 制御コンデンサ型DAコンパータ)回路を夫々含み、外 部から入力されるデジタル画像信号を該SC-DACに よりアナログ画像信号に変換して前記複数の画素部に供 給することを特徴とする。

【0036】 本発明のかかる構成によれば、SC-DA C回路を夫々含む第1方向駆動回路セルからなる駆動回路を内蔵した電気光学装配において、大型化を図りつつ性能を高めることが可能となる。特に、SC-DAC回路を構成する、例えば容量やTFT等の案子は、露光線界における継目部分を含まないため、継目部分のパラツキに影響されない。この結果、デジタル画像信号を高額度でアナログ画像信号に変換でな、このアナログ画像信号を開いて画素部を駆動することにより、高品位の階回表示等を実現できる。

【0037】本発明の電気光学装置は、さらに、前記録 1方向駆動回路セルは、前記画面表示領域の対向する二辺に夫々沿って前記画面表示領域の周囲に設けれられており、該二辺の一方の周囲には、前記複数の画案部の贷記第2方向の配列のうち奇数番目の配列に対応する前配第1方向駆動回路セルが設けられており、前記二辺の協方の周囲には、前記複数の画案部の前記録2方向の配列のうち偶数番目の配列に対応する前記第1方向駆動回路セルが設けられていることを特徴とする。

【0038】本発明のかかる榕成によれば、第1方向区動回路セルは、例えば、画面表示領域の上側の周辺領域及び下側の周辺領域に半分ずつ設けられるので、まとめて一方の辺に沿って設ける場合と比较して第1方向駆向回路セルの形成ピッチを約半分にすることができ、その分余裕を持って当該第1方向駆動回路セルを形成できると共に、画面表示領域の周辺領域をバランス良く有効利用することも可能となる。

『0039』本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。

[0040]

【発明の実施の形態】以下、本発明の実施の形態を図面 に益づいて説明する。

『0041》(液晶装置の全体構成) 先ず、本発明の 造方法により製造される 電気光学装置の一例として、 下Tアクティブマトリクス 駆動型且つドライバ内 蔵型の 液晶装置の全体構成について図1から図3を参照して優明する。ここに、図1は、液晶装置の回路構成を示すプロック図であり、図2は、液晶装置の平面図であり、図3は、図2のH-H'断面図である。,

【0042】図1において、液晶装置を招成するTFTアレイ基板100上の中央に位置する画面表示領域には、X方向に配列された複数の個号與41と、Y方向に配列された複数の走査線42と、画京スイッチング圏のTFT30及び画素電極40を突々含むマトリクス欲に配置された画素部とが設けられている。画面表示領域の周囲には、信号線駆動回路101及び走査線駆動回路102が設けられている。

〖0043〗信号線駆動回路101は、各信号段41に 対応して夫々設けられた複磁の第1方向駆動回路セルの 一例として、SC-DAC回路からなる複弦のドライパ 回路セル200を備えており、これらのドライバ回路セ ル200に転送信号を順次凶力するシフトレジスタ回贷 10を更に備えて構成されている。ドライバ回路をかる 00は、例えば、6ピット、8ピット等のデジタル画位 信号が入力されると、シフトレジスタ回路10からのほ 送信号のタイミングに応じてラッチした①、SC一DA C回路により各デジタル画徴信号のピット値が示す階口 に対応するアナログ画像信号を各信号①41に供信す る。尚、このようなSC-DAC回路は、並列接続され た複数の容量をTFT等のスイッチにより選択的に信号 線41に接続することにより基準電圧を用いたテマージ シェア或いはチャージポンプによりデジタル画色信号の ビット値に応じた電圧を生成するように解成された公園 のDAC回路でひる。

【0044】他方、走査線駆動回路101位、走査倡号を所定タイミングで走査線42に供給すように構成されている。

【0045】尚、後途のようにドライバ回路セル200のX方向のピッチは、所定プロック領域毎に國環ピッチよりも小さく設定されている。

【0046】図2及び図3に添いて、TFTアレイ益に 100の上には、液晶50を含入するためのシール含5 2がその縁に沿って設けられて必り、その内側に立行して、画面表示領域の輪郭を規定する遮光性の周辺見切り 53が設けられている。TFTアレイ登に100上におけるシール材52の外側の領域には、図1に示した何号線駆動回路101及び走査線駆動回路102が、実践口子、配線等と共に設けられている。尚、後述のように配号線駆動回路101を画面表示領域の上下に分割して図けてもよい。

【0047】TFTアレイ基数100及び対向基数20間には、シール材52により液凸50が対入されている。また、対向基板20のコーナー部の少なくとも1台所においては、TFTアレイ基数100と対向基数20との間で電気的導通をとるための導通対からなる製象1

06が設けられている。

【0048】(液晶装置の製造方法)次に以上のような全体構成を有する液晶装置の製造方法を図4から図7を参照して説明する。ここに、図4は、本実施の形態における製造方法の特徴的な工程である投影露光工程におけるステッパーに用いるガラスマスク上のセルの配置図であり、図5は、ステッパーにより図4のガラスマスクを用いた投影露光工程を示す概念図、図6は、図5のステッパーにより図4に対応してマザー基板上に焼き付けられるセルの配置図である。また、図7(a)はマザー なから切り離した1個の液晶装置に対応する1個のTFTアレイ基板におけるセル配置図であり、図7(b)は、図7(a)のTFTアレイ基板がら構成される液凸装置の平面図である。

【0049】以下に、本実施の形態における製造方法を順を迫って説明する。

【0050】先ず、薄膜形成工程では、ガラス基板、シリコン基板、石英基板等の公知の基板上に直接或い核必要に応じて下地膜としての絶縁膜を介して、画素部や運動回路のTFT、容量、抵抗器等の回路素子や配線などに対応する所定パターンにパターニングすべき半事に 版、ポリシリコン膜、金属膜等の薄膜がCVD (Chenic al Vapor Deposition) 等の公知技術により形成される。

【0051】その役、フォトレジスト塗布工程では、以上のように形成された薄膜上に、ポジ型又はネガ型の公知のフォトレジストが塗布される。

『0052』ここで、本実施の形態では特に、縮小投送 露光工程において、ステッパーによる一回の母光(ステッパーショット)で露光される露光領域は、X方向及び Y方向に複数の所定プロック領域に予め分割されている。このようなステッパーによる縮小投影露光のために、例えば、図4に示したセル配置を持つガラスマスク (レチクル) 330が用意される。ガラスマスク330 は、ソーダガラス、低膨張ガラス、石英ガラス等の公園の材料からなり、その遮光部331には、クロムなどの 金属膜が形成されている。また、図4には、露光性能段 証範囲が、円で示されている。

『0053』図4において、ガラスマスク330は、マザー基板上で画案部を形成するためのブロック領域CGSOを、該画案部を構成する回路案子、配線等に対応する所定パターンで露光するためのマスク領域CGSOが設けられている。マスク領域CGSOの上下には、マザー基板上で信号線駆動回路を形成するためのブロック領域CXTL、CXTR、CXBL及びCXBRで、該信号線駆動回路を将成する回路案子、配線等に対応する所定パターンで露光するためのマスク領域CXTL、CXTR、CXBL、及びCXBR、が設けられている。マスク領域CGSOの左右には、マザー造板上で走査線駆動回路を形成するためのブロック領域C

YTL、CYTR、CYBL及びCYBRを、該走査〇 駆動回路を構成する回路京子、配線等に対応する所定パー ターンで露光するためのマスク領域CYTL'、CYT R'、CYBL'及びCYBR'が設けられている。又 に、マザー基板に複数形成されたTFTアレイ基板の谷 々を該マザー基板から切り離す際に各TFTアレイ基質 から切り離されるマザー基板の周辺部分において、各口 のテストパターン、静電破壊防止周パターンなどの付加 的配線等を形成するためのブロック領域BT、BL、B B, BR, BT, BTR, BTL, BBR, BBL, B TSL、BTSR、BBSL及UBBSR企、該付加約 配線等に対応する所定パターンで風光するためのマスク 領域BT'、BL'、BB'、BR'、BT'、BT R', BTL', BBR', BBL', BTSL', B TSR'、BBSL' 及びBBSR' が設けられてい る。更に、磁光時の位配合わせ風マークRPAMKが、 ガラスマスク330の4角に近い函光性能保証短闘に4 個歌けられている。.

『0054』以上のように程成されたガラスマスク330は、図5に示すようにステッパー300にセットされる。そして、ガラスマスク330には、図光用光□310から発せられコリメータレンズ320により平行立とされた光が入射される。ステッパー300では、ガラスマスク330の遮光パターンに応じた暗小位を、館小② ドレンズ系340を介して、マザー基額100°上に口布されたフォトレジスト350の上に投影店位する。そして、特に上述した各種のブロック領域毎に回流(ステッパーショット)を行い、マザー基額100°でステップ移効しながち、この図光を繰り返して行うことによりマザー基板100°上のフォトレジスト全面を図立す

【0055】本実施の形態では、圏4に示したガラスマスク330及び図5に示したステッパー300を聞いて縮小投影図光を行い、例えば圏6に示すように、一なのマザー基板100°には6つのTFTアレイ整板100°が形成される。

【0056】 更に、图7(a)に示すなうに、合下下でアレイ基板100における画面混示領定域、4つのブロック領域CGSOに分割されており、4回のステッパーショットにより露光される。

なた、信号線駆動回路が形成される。

成される領域は、4つのブロック領域CXTL、CXTR、CXBL及びCXBRに分割されており、4回のステッパーショットにより超光される。 更に弦た、走空点 駆動回路が形成される領域は、2つのブロック領域CYTL及びCYBLに分割されており、2回のステッパーショットにより露光される。そして、公ブロック領域の境界には、後述のように回路忍予が形成されることなく配線のみが形成され、各プロック領域の領导(即ち、□光境界)における各配線の寸跡を防止するために、各プロック領域の境界は2重成光される。

【0057】尚、図7(b)に示した例では、走査線駆動回路102は、画面表示領域の左側にのみ形成されているが、特に信号線駆動回路101b、101b'は、画面表示領域の上下に分割して形成されている。より具体的には偶数番目の信号線を駆動するドライバ回路セルが全て下側に配置されており、奇数番目の信号線を駆動するドライバ回路セルが全て上側に配置されている(この構成については、後に詳述する)。但し、信号線駆動回路を上側又は下側のみに形成してもよい。

【0058】本実施の形態では特に、以上のように構成 されたガラスマスク330を用いてブロック領域毎に縮 小投影露光を行う際に、信号線駆動回路については、図 4に示したガラスマスク330を介して、信号線毎に欲 けられた複数のドライバ回路セルがX方向に画案ピッチ よりも小さい所定ピッチを持つように当該露光が行われ る。また、走査線駆動回路については、圏4に示したダ ラスマスク330を介して、走査線毎に設けられた複磁 のドライバ回路セルがY方向に画案ピッチよりも小さい。 所定ピッチを持つように当該露光が行われる。このよう にして一のプロック領域における露光が完了する度に、 図5において、ステッパー300によるステップ移動が 行われて、露光用光源310に対してマザー基板10 0 が相対的に移動され、他のプロック領域が繰り返し 露光される。この繰り返しにより、図4に示した1枚の ガラスマスク330を用いて、図6に示したようなブロ ック毎の露光を順次行うことが可能となる。

【0059】そして、案子形成工程においては、ドライエッチング、ウエットエッチング、フォトレジスト除去等により、露光されたフォトレジスト350を用いて前述の半導体膜、ポリシリコン膜、金属膜等の薄膜が、形成すべき案子に対応するパターンで、パターニングされる。これにより、複数の画案部及びドライバ回路セルを夫々構成するTFT、容量、抵抗器等の回路案子が少なくとも部分的に形成される。以上により、例えば、単一層接近を有する抵抗等の回路案子や配線であれば完成し、また積層構造を持つTFT、容量等の回路案子であれば、必要に応じて層間絶縁膜等やコンタクトホールを形成しつつ、上記薄膜形成工程から案子形成工程までを案子の積層構造に応じて複数回行うことにより、窓子が完成する。

『0060』以上の結果、本実施の形態によれば、信号 線駆動回路を構成する複数のドライバ回路セルは、各ブ ロック領域CXTL、CXTR等においてX方向の画窓 ピッチよりも小さいピッチで形成される。

『0061』すると、図6及び図7(a)において、各 ブロック領域CXTL、CXTR、CXBL及びCXB R各々の内部における境界近傍には、ドライバ回路セル を形成しない領域が発生することになる。好ましくは、 ドライバ回路セルを各プロック領域においてX方向につ いての中央に寄せることにより、各プロック領域CXT L、CXTR等の各々における左右両側の境界近傍で、 ドライバ回路セルを形成しない領域が発生するようにす る。

【0062】従って、ドライバ回路やルを将成するTFT、容量、抵抗器等の回路原子を、プロック領域CXTL、CXTR等の境界、即ち國光境界を跨るように形成する必要が無くなり、これらの回路原子に維目部分を含ませないで済む。ここで一般の担合、國光境界の継目の分には、配線や素子の寸断を防止するための2重風発に起因して、パターン寸法にバラツキが生じるが、本実にの形態の場合、このような離目部分におけるパターン寸法のバラツキがこれらの回路原子の特性のバラツをとなって現われる事態を未然に防止できる。

【0063】以上の結果、性能が安定しており信頼性の高いドライバ回路セルから倡号線駆動回路を隔壁できる。

【0064】他方、走査線駆動回路を招成する複磁のドライバ回路セルは、各ブロック領域CYTL、CYBLにおいてY方向の画案ピッチよりも小さいピッチで形成される。従って、信号線駆動回路の場合と同域に、各ブロック領域CYTL、CYTRの境界近時には、ドライバ回路セルを形成しない領域が理生するため。ドライバ回路セルを構成するTFT、容し、抵抗器等の回路位子に継目部分を含ませないで済む。この結果、性能が安定しており信頼性の高いドライバ回路セルから走査線駆向回路を招成できる。

【0065】これらに加えて、本実態の形質では、ステッパーを用いてブロック領域毎に図えを行うので、例えば、対角10インチやそれ以上の大型の電気光学装置であっても、ステッパーを用いて当該縮小投影図送を行うことが可能となる。即ち、ブロック領域の徴を増加させれば、マザー基板100°上で任意の大きさの下下下アレイ基板100°の大きさを大きくしてもよい。従って、ステッパーの有する利点である、回路電子や配置をどの微細化を、大型の液晶装置に強いても生かすことができ、回路電子の高速化、配線の低容量化、低消費電力化、高解像度化、装置全体の小型類型化などを図ることができる。

【0066】以上の結果、本実施の形態の製造方態によれば、ステッパー技術を利隔して、複似のドライバ回路 セルから構成される信号線駆動回路及び走査線駆動回路 を内蔵すると共に高性能且つ大型の図気光学装置を比喩 的効率良く且つ低コストで製造でなる。

【0067】尚、本実施の形態では分に、図るに示したように、マザー基額100°上に複数形成されるTFTアレイ基板100(図6参照)の各々を照別するための識別パターンの一例として、例えばアルファベットA、B、C、…や数字1、2、3、…からなるチップ名紹入

用パターンがガラスマスク330に形成されており、このガラスマスク330を用いて縮小投影露光を行うことにより、図6及び図7に示したように、各基板にチップ名識別パターンを焼き付けることができる。特にA1、A2、…といた具合に、文字や数字を組み合わせてチップ名とすれば、同一マザー基板100°上に数十枚のTFTアレイ基板100を焼き付ける場合にも、各TFTアレイ基板100に固有のチップ名を付けることが可能となる。従って、大型のマザー基板を用いてステッパーにより当該電気光学装置を大量生産をする際に大変便利である。

【0068】(液晶装置の細部構成)次に以上のように製造された液晶装置の細部構成について図9及び図10を参照して説明する。ここに、図9は、信号線駆動回路のドライバ回路セルを画面表示領域の上側にのみ形成した場合の信号線駆動回路及び画案部の部分的な拡大平面図であり、図10は、信号線駆動回路のドライバ回路セルを画面表示領域の上下両側に分割形成した場合の信号線駆動回路及び画案部の部分的な拡大平面図である。

『0069》先ず、図9を参照して、以上説明した製造 方法により製造される液晶装置の細部構成の一例につい て説明する。

【0070】図9において、信号線駆動回路101aの 複数のドライバ回路セル200aは、信号線41毎に設 けられている。各々の信号線41は、RGBのカラーフ イルタが夫々設けられた各画案のTFTのソース又はド レインに接続されている。各ドライバ回路セル200a は、X方向に沿って延びる画像信号線250aを介して 入力されるデジタル画像信号を、該デジタル画像信号の 示す階調に応じた駆動電圧を持つアナログ画像信号に変 換して各信号線41に供給するように構成されている。

【0071】ここで本実施の形態では特に、ドライバ回路セル200aの形成ピッチは、X方向についての画録ピッチよりも、例えば強ペーセント程度小さく設定されているので、各プロック領域内において中央側の大部分が案子形成領域210とされると共に、各プロック領域の境界近傍が配線専用領域220とされる。そして、区動回路部における配線専用領域220には、ドライバ回路セル200aは設けられることはなく、画像信号線250aのみが設けられている。

【0072】即ち、本実施の形態では、投影解光により、画像信号配線250 a は、各ブロック領域の境界を跨ぐ継目部分を含むように形成されている。画像信号線250 a は金属膜や導電性ポリシリコン膜等からなり、基本的に電気信号を伝送するという単純機能を残たせばよいので、断線やリークさえなければ、この継目部分における薄膜部分のバラツキによる抵抗や容量変化が問題となることは実用上殆ど又は全く緩い。そして、画像信号線250 a が露光境界(ブロック領域の境界)を跨ってX方向に延びることにより、複数のブロック領域に跨

る複数のドライバ回路セル200a間を電気的接였でなる。同様に、画素部において、金属膜や導電性ポリシリコン膜等から構成される信号線 41 や走査線 42 についても、露光境界では、縦目部分を介して接続されており、画素部のTFT30が縦目部分を含むことはない。この結果、当該電気光学装配を一つの装置として機能させられる。

【0073】そして、このように配象専用領域220において、TFT、容量、抵抗器等の回路算子に凝目部分を含ませないで済むので、凝目部分における薄膜部分のバラッキがこれらの案子の特性のバラッキとなって現かれる事態を確実に未然に防止できるのである。

【0074】また本実施の形態では停に、図8に示すように、配線専用領域220において、上述の投影配立により画像信号線250aの総目部分が幅広に形成されている。従って、ブロック領域に対する図光が寛昇に沿って多少ずれても、この幅広の総目部分の広さに応じて心目部分における電気的接続を良好にとることができる。他方、前述のように露光境界に直充する方向については、従来通りに、両方の図光領域を回ねる(図6、20 選光する)ことにより、画像倡号與250aの総目部分が形成されている。従って、ステッパーにおける図立位置精度が多少低くても、画像倡号與250aの電気的設続が良好にとれる限りは問題は全じないので、製造上交変有利である。また、ブロック領域の境界における倡号線41や走査線42の総目部分についても同様に図底に且つ2重函立により形成されている。

『0075》また図9に示すように、本実施の形態では特に、前述の等倍投影感光により、画面違示領域内外の境界に、信号線41のピッチを画頭ピッチからドライパ回路セル200aの形成ピッチに変換する配魚ピッチで換部230が形成されている。このため、画頭ピッチとドライバ回路セル200aの形成ピッチとが相点をつていても、両者間の電気的接触を配瓜ピッチ変換率により良好にとることができる。

【0076】尚、本実施の形態では母なしくは、個号○ 駆動回路101aを構成するスイッチング意子、走蓬○ 駆動回路を構成するスイッチング意子及び画案部を編成 するスイッチング案子を、同一相成を持つ類はトランジ スタから構成する。このようすれば、同一のTFTアレ イ基板100上に同一製造工程で駆動回路及び画菜部を 形成できるので、製造上有利である。

【0077】次に、図10を参属して、以上説明した図 造方法により製造される液晶装置の細部将成の他の例に ついて説明する。

【0078】図10において、信号線取助回路101b 及び101b'は、画面表示領域の上下に分別して優けられており、上側の信号線取動回路101bを構成するドライバ回路セル200bは、奇徴各目の信号は41に 夫々接続されており、下側の信号線駆助回路101b' を構成するドライバ回路セル200b, は、偶数番目の信号線41に夫々接続されている。各々の信号線41 は、RGBのカラーフィルタが設けられた各画素のTF Tのソース又はドレインに接続されている。各ドライバ回路セル200b、200b, は、図9に示した例の切合と同様に、画像信号線250aを介して入力されるデジタル画像信号を、該デジタル画像信号の示す階段に応じた駆動電圧を持つアナログ画像信号に変換して各信号線41に供給するように格成されている。

【0079】ここで、本実施の形態では特に、ドライバ回路セル200b、200b'の形成ピッチは、画案ピッチよりも、例えば数パーセント程度小さい。より具体的には、片側のドライバ回路セル200b又は200b'の形成ピッチは夫々、画案ピッチの2倍よりも数パーセント程度小さい(即ち、画案ピッチDpとドライバ回路セル200b又は200b'の形成ピッチDdとは、Dd<2・Dpという関係が成立している)ので、各ブロック領域内において中央側の大部分が素子形成領域210とされると共に、各ブロック領域の境界近傍が配線専用領域220とされる。そして、駆動回路部における配線専用領域220には、ドライバ回路セル200b、200b'は設けられることはなく、X方向に延びる画像信号線250bのみが設けられている。

【0080】即ち、本実施の形態では図9に示した例の場合と同様に、ドライバ回路セル200b、200b、や画素部を構成する回路案子に継目部分を含ませないで済むので、継目部分における薄膜部分のバラツキがこれらの回路案子の特性のバラツキとなって現われる事態を確実に未然に防止で含る。

【0081】これに加えて図10に示した例では、上下 に分割された各信号線駆動回路101b、101b゜邲 相互に入り組んで配置されることにより、全体としてコ ンパクトな構成となっている。即ち、信号線駆動回路1 Olb、101b'を分割したことにより、各信号線区 動回路を構成する案子の数が1/2となり、一つにまと めてこれらの回路を夫々形成する場合と比喩して、各図 路による占有面積が夫々減り、各回路について余裕を分 った案子の配置や配線が可能となる。特に中央に画像容 示領域があると共にその上下に周辺領域がある液晶パネ ル等の電気光学パネルに対しては、当該上下の周辺領域 にバランス良く余裕を持った案子の配置や配線が可伐と なる。また、このように分割することは、回路の均等配 置を可能ならしめるものであり、TFTアレイ基板上に おけるデッドスペースの有効利用を図れる。例えば、欲 晶パネルの場合、前述のシール材口下にあるデッドスペ ースを活用できる(図2及び図3参照)。即ち、シール 材は、基板に余分な応力を与えないように基板の周囲に 均等の幅で接するように設けられているので、回路を分 割して各回路の案子数を低減して、各回路をシール材工 下の領域の形状に合わせて均等に配置すればよい。 そし

て、この種の液晶パネルのように画頭ピッチにより走症線に沿った一方向についての回路選子のピッチが特に固約を受ける場合には、本実施の形態は有効である。足に、信号線駆動回路が含むシフトレジスタ回路(図10 照)の段数が、図9に示した例の場合と比較して半分になるため、動作周波数も1/2になり、回路設計上有利である。

【0082】尚、本実施の形態において、ドライバ回路 セル200b、200b'を枳成するDAコンバータと しては、前述のようにSC一DAC(Svitched Capacit or -Digital to Analog Converter) 回路が好ほしい。 このように構成すれば、SC-DAC回路を存成する、 例えば容量やTFT等の寮子は、極光境界における疑問 部分を含まないため、継目部分のパラツキに影響されな い。特に、基板上に作り込まれる容量におけるパラツや を低減することはSC-DAC回路の出力電圧の期間で 向上するのに役立つので、上途した本実施の形態の効果 が顕著に発揮される。この結旦、デジタル画像信号を口 精度でアナログ画像信号に変数では、このアナログ画位 信号を用いて画素部を駆倒することにより、高品位の印 調表示等を実現できる。尚、SC-DAC回路以外のD Aコンパータを用いて信号線駆動回路を構成しても、上 述した本実施の形態の効果は発揮される。また、本実に の形態では、縮小投影について説明されているが、流小 投影に限らず、等倍投影についても同様な構成及び効果 が得られることは召うまでもない。

【0083】以上のように本実施の形態の液晶装配によれば、上述した製造方法により製造されるため、駆倒國路を内蔵した液晶装置において、大型化を倒りつつ性にを高めることが可能となる。

[0084]

【発明の効果】以上詳細に説明したように本発明によれ は、ステッパー技術を利用して、複数の第1方向駆逐回 路セルから構成される駆動回路を内置すると共に高性[3 且つ大型の電気光学装置を比較的効率取く且つ係コスト で銀資で2台。

『図面の簡単な説図』

【図1】本発明による液晶装置の実施の形態における金体回路相成を示すプロック圏である。

【図2】液晶装置の実施の形態における全体将成企示す 平面圏である。

【図3】 図2のHーH' 断面図でふる。

【図4】本発明による製造方法の実施の形態におけるステッパーに用いられるガラスマスクのセルの配置圏でらス

【図5】製造方法の実施の形態に繋がる、ステッパーを 使用した投影函光工程の概念図で込る。

【図6】図5のステッパーにより図4に対応してマデー 基板上に焼き付けられるセルの配位圏でのる。

【図7】マザー基板から切り貸した1個の液晶装置に対

応する1個のTFTアレイ基板におけるセルの配置図 (図7 (a)) 及び、図7 (a) のTFTアレイ基板か ら構成される液晶装置の平面図 (図7 (b)) である。 【図8】本発明による液晶装置の細部構成の一例を示す

部分拡大平面図である。

【図9】本発明による液晶装置の細部構成の他の例を示 す部分拡大平面図である。


【符号の説明】

- 10…シフトレジスタ回路
- 20…対向基板
- 30...TFT
- 40…画素電極
- 41…信号線


4 2…走査線

- 100…TFTアレイ基板
- 100'…マザー基板
- 101…信号線駆動回路
- 102…走査線駆動回路
- 200…ドライバ回路セル
- 210…秦子形成領域
- 220…配線専用領域
- 230…配線ピッチ変換領域
- 300…ステッパー
- 310…露光用光源
- 330…ガラスマスク


【图1】




[図3]





【图2】




【図5】









[图8]







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked.

belooks in the images mende out the not immed to the items encered.	
	☐ BLACK BORDERS
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	☐ FADED TEXT OR DRAWING
	☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
	☐ SKEWED/SLANTED IMAGES
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
	CRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.